Архитектура флэш-памяти (NOR, NAND, SLC и MLC)

Архитектура NOR

Флэш-память этого типа является родоначальницей всего направления EEPROM. Она была представлена небезызвестной компанией Intel в 1988 году. Ее структура проста:

 

Архитектура NOR

Как уже отмечалось, для инициализации ячейки памяти, то есть для получения доступа к содержимому ячейки, необходимо подать напряжение на управляющий затвор. Поэтому все управляющие затворы должны быть подсоединены к линии управления, называемой линией слов (Word Line). Анализ содержимого ячейки памяти производится по уровню сигнала на стоке транзистора. Поэтому стоки транзисторов подключаются к линии, называемой линией битов (Bit Line).

Своим названием архитектура NOR обязана логической операции «ИЛИ-НЕ» (английская аббревиатура — NOR). Логическая операция NOR над несколькими операндами дает единичное значение, когда все операнды равны нулю, и нулевое значение во всех остальных случаях. Если под операндами понимать значения ячеек памяти, то в рассмотренной архитектуре единичное значение на битовой линии будет наблюдаться только в том случае, когда значение всех ячеек, подклю­ченных к данной битовой линии, равно нулю (все транзисторы закрыты).

Отличительная особенность этого типа памяти в том, что один транзистор хранит 1 бит информации. Хотя в последнее время появились разработки, в которых каждый транзистор способен хранить 2 и даже 4 бита данных.

Архитектура NOR обеспечивает произвольный быстрый доступ к памяти, однако процессы записи (используется метод инжекции горячих электронов) и стирания информации происходят достаточно медленно. Кроме того, в силу технологических особенностей производства микросхем флэш-памяти с архитектурой NOR размер самой ячейки получается весьма большим, и поэтому такая память плохо масшта­бируется.

Применяется NOR в устройствах для хранения программного кода (телефоны, КПК, BIOS персональных компьютеров). Из-за обозначенных выше конструкци­онных сложностей ее объемы исчисляются единицами мегабайт.

Архитектура NAND

Этот тип памяти появился спустя год после NOR. Своим рождением он обязан другому гранду полупроводниковой индустрии — компании Toshiba. Чипы с такой организацией запоминающих ячеек используются в миниатюрных накопителях, о которых мы говорили в начале раздела. Они получили имя NAND, что соответ­ствует логической операции «И-НЕ».

Операция NAND дает нулевое значение только в том случае, когда все операнды равны нулю, и единичное значение во всех остальных случаях. Как мы уже отме­чали, нулевое значение соответствует открытому состоянию транзистора, поэтому архитектура NAND подразумевает, что битовая линия имеет нулевое значение в слу­чае, когда все подсоединенные к ней транзисторы открыты, и единичное значе­ние — когда хотя бы один из транзисторов закрыт. Такую архитектуру можно ор­ганизовать, если подключать транзисторы с битовой линии не по одному (как в архитектуре NOR), а последовательными сериями.

По сравнению с NOR данная архитектура в силу особенностей технологического процесса производства позволяет добиться более компактного расположения тран­зисторов, а следовательно, хорошо масштабируется. В отличие от NOR-архитек- туры, где запись информации производится методом инжекции горячих электронов, в архитектуре NAND запись осуществляется методом туннелирования FN, что позволяет реализовать более быструю запись, чем для архитектуры NOR. Чтобы уменьшить негативный эффект низкой скорости чтения, микросхемы NAND снаб­жаются внутренним кэшем.

К недостаткам NAND следует отнести то, что ячейки группируются в небольшие блоки (по аналогии с кластерами жесткого диска). Поэтому при последовательном чтении и записи преимущество в скорости будет у NAND. Однако, с другой сторо­ны, NAND значительно проигрывает в операциях с произвольным доступом и не позволяет напрямую работать с байтами информации. Если необходимо изменить несколько бит, система вынуждена переписывать весь блок, а это, учитывая огра­ниченность циклов записи, ведет к повышенному износу ячеек.

 

 Архитектура NAND

Одно из последних новшеств — многослойная структура, предложенная Toshiba. Ячейки будут располагаться слоями, как на стеллажах полки. Это позволит без существенного изменения технологических процессов увеличить количество эле­ментарных ячеек в одном чипе.

SLC и MLC

Это два типа флэш-памяти, которые на сегодняшний день применяются при изго­товлении флэш-накопителей.

1. MLC (Multi-Level Cell — многоуровневая ячейка). Память этого типа позволя­ет хранить более 1 бита в расчете на одну ячейку. Она более выгодна с эконо­мической точки зрения, однако менее долговечна, потребляет чуть больше энергии и характеризуется пониженной (по сравнению с SLC) скоростью об­мена данными.

Примечание

Иногда может встретиться аббревиатура МВС (Multi Bit Cell). Это разновидность MLC, которая позволяет хранить 2 бита на ячейку.

2. SLC (Single-Level Cell — одноуровневая ячейка). Наиболее скоростной и дол­говечный тип памяти. Каждая ячейка хранит только 1 бит. С технической точки зрения такая память обладает лучшими характеристиками, однако высокая стоимость не позволяет назвать ее бесспорным лидером в этой паре.

Многие производители флэш-накопителей ищут решения, призванные повысить надежность хранения и записи данных. Это обеспечивается за счет применения контроллеров со сложной логикой, равномерно распределяющих нагрузку по всем ячейкам. В некоторых системах наряду с флэш-памятью используется ОЗУ, в ко­тором хранится кэш из наиболее востребованных выборок данных.

Встречаются варианты, где комбинируются два типа памяти (SLC и MLC), но ввиду слабой распространенности подобных решений говорить об их преимуще­ствах или недостатках преждевременно.

Яндекс.Метрика