Память с чередованием адресов

Опубликовано в Архитектуры процессоров (истоки)

Память с чередованием адресов. Архитектура быстрой памяти с чередованием адресов возникла для сглаживания различия в скорости между конвейерным процессором с конвейером команд и конвейером данных и обычной адресной оперативной памятью.

Анализ обращений в память, особенно при обработке массивов, показывает, что доля обращений с последовательно увеличивающимися адресами достаточно значительна.

Память с чередованием адресов

Для согласования с конвейером необходимо, что бы было реализовано упреждающее чтение в быструю регистровую память для последовательных адресов. Такое упреждающее чтение и реализовано в архитектуре с чередованием адресов.

Память с чередованием адресов

Основная идея состоит в том, что адресное пространство разделяется между банками оперативной памяти так, что соседние слова располагаются в разных банках. При обращении по некоторому адресу все эквивалентно адресованные слова всех банков считываются в быструю специальную память, называемую фиксатором.

При обращении к следующему слову содержимое извлекается из фиксатора без обращения к самой оперативной памяти.

Память с чередованием адресов

Доступ к памяти с использованием чередования адресов