RISC — процессоры

Опубликовано в Архитектуры процессоров (истоки)

Для быстрого выполнения программы, написанной на языке высокого уровня, не нужны сложные машинные команды — гораздо более важно сократить время выполнения наиболее часто используемых команд.

Этот принцип был положен в основу RISC-архитектуры, которая представляет собой улучшенный вариант неймановской архитектуры. Благодаря сокращению набора команд упрощаются аппаратные схемы, а значит, обеспечивается оптимизация выполнения часто используемых команд.

RISC - процессоры

Кроме того, за счет применения большого числа регистров уменьшается частота (число) доступов к памяти, что также позволяет повысить скорость выполнения команды.

Таким образом основная идея RISC процессоров — малый фиксированный набор быстрых команды позволяет не только резко сократить набор машинных команд, отметим, что сокращение до 32 команд сокращает так же до 5 битов длину кода операции, но и сократить набор схем, реализующих команды, что позволяет при той же степени интеграции СБИС увеличить количество регистров и объем кэш-памяти.

Типичные представители этих машин: компьютер RISC Калифорнийского университета в Беркли, IBM 801, MIPS Станфордского университета, p3L Университета игг. Юта, R1DGE 32 — фирмы Midge, Pyramid 90Х фирмы Pyramid и др.

RISC-архитектуру имеет и транспьютер фирмы «Инмос» — 32-разрядный процессор, спроектированный с оптимальным набором команд, позволяющим использовать язык высокого уровня Оккам.

0